a. Mampu mengaplikasikan Generic Array Logic
b. Mampu membuat rangkaian Generic Array Logic
c. Mampu mensimulasikan dengan proteus
Perangkat Generic Array Logic (juga dikenal sebagai GAL dan kadang-kadang sebagai gate array logic) merupakan inovasi dari PAL dan ditemukan oleh Lattice Semiconductor . GAL merupakan peningkatan pada PAL karena satu jenis perangkat dapat menggantikan banyak jenis perangkat PAL atau bahkan dapat memiliki fungsi yang tidak tercakup oleh kisaran asli perangkat PAL. Namun, manfaat utamanya adalah dapat dihapus dan diprogram ulang, membuat prototipe dan perubahan desain lebih mudah bagi para insinyur.Generic array logic (GAL) dicirikan oleh array AND yang dapat diprogram ulang, dan array atau tetap logika output yang dapat diprogram ulang. Ini mirip dengan perangkat PAL, dengan perbedaan bahwa AND array tidak hanya dapat diprogram seperti halnya pada perangkat PAL tetapi dapat diprogram ulang. Hanya itu saja dapat diprogram ulang beberapa kali. Ini dimungkinkan oleh penggunaan listrik sel PROM yang bisa dihapus untuk menyimpan pola pemrograman. Perbedaan lainnya adalah dalam penggunaan logika output yang dapat diprogram ulang, yang memberikan lebih banyak fleksibilitas bagi perancang. Perangkat GAL digunakan macrocells logic output (OLMCs) pada output, yang memungkinkan perancang untuk mengkonfigurasi output baik sebagai output kombinasi atau output terdaftar.
Pada gambar diatas masing-masing menunjukkan representasi skematik blok perangkat GAL dan arsitektur OLMC khas yang digunakan dengan perangkat GAL. OLMC dari tipe yang ditunjukkan pada Gambar 3 dapat dikonfigurasikan untuk menghasilkan empat keluaran yang berbeda tergantung pada input pilihan.
Ini termasuk yang berikut:
1. S1S0 = 00: mode terdaftar dengan output RENDAH aktif.
2. S1S0 = 01: mode terdaftar dengan output TINGGI aktif.
3. S1S0 = 10: mode kombinasional dengan output RENDAH aktif.
4. S1S0 = 11: mode kombinasional dengan output TINGGI aktif.
Kita dapat melihat bahwa dua dari empat input ke multiplexer 4-ke-1 adalah output kombinasi, dan dua lainnya adalah output terdaftar. Juga, dari dua output kombinasional, satu adalah tinggi aktif output sedangkan yang lainnya adalah output RENDAH aktif. Hal yang sama terjadi dengan output terdaftar. Dari empat input ke multiplexer, yang muncul di output tergantung pada input pilihan. 2-ke-1 multiplexer memastikan bahwa hasil akhir juga tersedia sebagai umpan balik ke array AND yang dapat diprogram.
Prinsip Kerja :
jika logicstate inverter berlogika 1 maka arus akan mengalir ke gerbang lohgika AND dan arus dari gerbang logika And akan dialirkan ke Gerbang Logika OR. pada simulasi rangkaian ini, kita harus menginputkan logika nya untuk masing - masing gerbang logika agar mendapatkan output yang diinginkan
terimakasih atas ilmunya
BalasHapus